(19)日本国特許庁(JP)

# (12) 公開特許公報 (A)

(11)特許出願公開番号

特開2002-112542A)

(43)公開日 平成14年4月12日(2002.4.12)

(51) Int. Cl. <sup>7</sup> 識別記号 F I デーマコート\* (参考) H O 2 M 3/28 H 5H730 W 3/335 3/335 B

審査請求 未請求 請求項の数5

OL

(全5頁)

(21)出願番号 特願2000-297973 (P2000-297973)

(22) 出願日 平成12年9月29日(2000.9.29)

(71)出願人 000006611

株式会社富士通ゼネラル

神奈川県川崎市高津区末長1116番地

(72) 発明者 柳澤 剛

川崎市高津区末長1116番地 株式会社富士

通ゼネラル内

F ターム(参考) 5H730 AA11 BB23 BB82 DD04 EE07


EE18 EE61 FD01 FG01 FG12

#### (54) 【発明の名称】電源回路

# (57) 【要約】

【課題】 複数の直流電圧発生回路からなり、各直流電 圧発生回路を順番に立ち上げるスイチッングレギュレー タ方式の電源回路において、直流電圧の立ち上げの制御 を2次側回路側のみで処理し、回路構成を簡素化する。

【解決手段】 最初に立ち上げる直流電圧発生回路(Vcc1)を除く他の直流電圧発生回路(Vcc2、Vcc3)それぞれの直流電圧出力ラインに、負荷への電源供給をオンオフするオンオフ回路12、同13を設ける。また、前記直流電圧出力ラインの直流電圧の立ち上がりを検出する立ち上がり検出回路10、同11を、最後に立ち上げる直流電圧発生回路(Vcc3)を除く他の直流電圧発生回路(Vcc1、Vcc2)それぞれの前記オンオフ回路の後にそれぞれ設ける。そして、検出回路10による検出電圧でオンオフ回路12をオンし、同オンにより検出回路11において検出された検出電圧でオンオフ回路13をオンすることでVcc1~Vcc3を順番に立ち上げる。



#### 【特許請求の範囲】

【請求項1】 第1から第Nの複数の直流電圧発生回路 からなる電源回路において、前記第1の直流電圧発生回 路を除く他の直流電圧発生回路それぞれの直流電圧出力 ラインに、負荷への電源供給をオンオフするオンオフ回 路を設けるとともに、前記直流電圧出力ラインの直流電 圧の立ち上がりを検出する立ち上がり検出回路を、前記 第1の直流電圧発生回路と、前記第Nの直流電圧発生回 路を除く他の直流電圧発生回路それぞれの前記オンオフ 回路の後にそれぞれ設け、前記第1の直流電圧発生回路 10 の立ち上がり検出回路による検出電圧で第2の直流電圧 発生回路の前記オンオフ回路をオンし、同オンにより前 記第2の直流電圧発生回路の立ち上がり検出回路におい て検出された検出電圧で第3の直流電圧発生回路の前記 オンオフ回路をオンし、以降同様にして前記第Nの直流 電圧発生回路の前記オンオフ回路までを順次オンするこ とにより前記第1の直流電圧発生回路から第Nの直流電 圧発生回路までを順番に立ち上げることを特徴とする電 源回路。

1

【請求項2】 前記オンオフ回路を、前記検出電圧でオ 20 ンするリレーで構成したことを特徴とする請求項1記載 の電源回路。

【請求項3】 前記オンオフ回路を、前記検出電圧でオンするサイリスタ又はトライアックで構成したことを特徴とする請求項1記載の電源回路。

【請求項4】 前記オンオフ回路を、前記検出電圧でオンするトランジスタ又はFETで構成したことを特徴とする請求項1記載の電源回路。

【請求項5】 前記オンオフ回路を、前記検出電圧でオンするIGBT(絶縁ゲート形バイポーラトランジスタ)で構成したことを特徴とする請求項1記載の電源回路。

# 【発明の詳細な説明】

# [0001]

【発明の属する技術分野】本発明は電源回路に係り、より詳細には、複数の直流電圧発生回路からなる電源回路において、各直流電圧発生回路を順番に立ち上げるシーケンス制御に関する。

## [0002]

【従来の技術】負荷回路の構成により複数種類の直流電 40 圧を必要とし、かつ、これら複数種類の直流電圧が順番に立ち上がることが必要とされる場合がある。図3は例えばPDP(プラズマディスプレイパネル)搭載の映像表示装置等に使用される従来におけるスイッチングレギュレータ方式の電源回路の一例を示す要部回路図であり、3種類の直流電圧(Vcc1、Vcc2、Vcc3)を発生するようにしたものである。これらVcc1、Vcc2及びVcc3がそれぞれ負荷回路へ供給される。同図において、11、12及び13は直流電圧Eiを共通入力としたスイッチングレギュレータ電源回路を形成するトランス、14、15及び16はス 50

イッチング用のFET(電界効果トランジスタ)、17、18及び19は前記各FET(14、15、16)のスイッチング動作を制御する制御部である。なお、上記各トランス14、15、16の各FET側が1次側回路、直流電圧(Vcc1、Vcc2、Vcc3)側が2次側回路となる。各トランス(11、12、13)の2次側からは所定周波数の交流電圧が出力し、同交流電圧をそれぞれダイオードD11、D12又はD13で整流し、コンデンサC11、C12又はC13で平滑し、所定電圧の直流電圧Vcc1、Vcc2、Vcc3を得ている。【0003】また、直流電圧Vcc1、Vcc2の出力ラインと

接地間には図示のように検出回路20、21が設けられ、Vc c1、Vcc2の電圧立ち上がりを検出している。これら検出 回路20、21は図示のように抵抗(R11、R12等)とツエ ナーダイオード(D14等)の直列回路からなり、所定の 電圧まで立ち上がったときに検出電圧として出力する。 この検出電圧は抵抗R12又は抵抗R14の両端電圧であ り、その発生タイミングは主にツエナーダイオードD14 又は同D15のツエナー電圧で設定する。また、上記検出 電圧を1次側回路へ戻すためのフォトカプラ22、23が設 けられ、それぞれ制御部18又は同19のスイッチング動作 制御の開始タイミングを設定している。上記構成によ り、最初に直流電圧Vcc1が立ち上がり、その立ち上がり が検出回路20で検出され、その検出電圧がフォトカプラ 22を介して制御部18に入力し、同入力によりスイッチン グ動作が開始されて直流電圧Vcc2が立ち上がる。この立 ち上がりが検出回路21で検出され、その検出電圧がフォ トカプラ23を介して制御部19に入力し、同入力によりス イッチング動作が開始されて直流電圧Vcc3が立ち上が る。これにより、Vcc1→Vcc2→Vcc3の順番で直流電圧が 立ち上がることとなる。しかし、図3の場合、上記説明 のように、直流電圧の立ち上げ制御が1次側回路と2次 側回路との双方にまたがる構成のため、回路構成が複雑

# [0004]

になるという欠点があった。

【発明が解決しようとする課題】本発明は上記欠点に鑑み、直流電圧の立ち上げ制御を2次側回路側のみで処理するようにした電源回路を提供することを目的とする。

[0005]

【課題を解決するための手段】本発明は、第1から第Nの複数の直流電圧発生回路からなる電源回路において、前記第1の直流電圧発生回路を除く他の直流電圧発生回路それぞれの直流電圧出力ラインに、負荷への電源供給をオンオフするオンオフ回路を設けるとともに、前記直流電圧出力ラインの直流電圧の立ち上がりを検出する立ち上がり検出回路を、前記第Nの直流電圧発生回路を除く他の直流電圧発生回路と、前記第Nの直流電圧発生回路の後にそれぞれ設け、前記第1の直流電圧発生回路の立ち上がり検出回路による検出電圧で第2の直流電圧発生回路の前記オンオフ回路をオンし、同オンにより前記第2の直流電圧発生回路の

20

立ち上がり検出回路において検出された検出電圧で第3 の直流電圧発生回路の前記オンオフ回路をオンし、以降 同様にして前記第Nの直流電圧発生回路の前記オンオフ 回路までを順次オンすることにより前記第1の直流電圧 発生回路から第Nの直流電圧発生回路までを順番に立ち 上げる電源回路を提供するものである。

【0006】また、前記オンオフ回路を、前記検出電圧 でオンするリレーで構成する。

【0007】または、前記オンオフ回路を、前記検出電圧でオンするサイリスタ又はトライアックで構成する。 【0008】または、前記オンオフ回路を、前記検出電圧でオンするトランジスタ又はFETで構成する。

【0009】または、前記オンオフ回路を、前記検出電圧でオンするIGBT(絶縁ゲート形バイポーラトランジスタ)で構成する。

#### [0010]

【発明の実施の形態】以下、発明の実施の形態を実施例 に基づき図面を参照して説明する。図1は本発明による 電源回路の一実施例を示す要部回路図であって、図3と 同様にスイッチングレギュレータ方式の電源回路であ り、3種類の直流電圧 (Vcc1、Vcc2、Vcc3) を発生する ようにしたものである。これらVcc1、Vcc2及びVcc3が負 荷回路へ供給される。また、図2はオンオフ回路の構成 例を示す図である。図1において、1、2及び3は直流 電圧Eiを共通入力としたスイッチングレギュレータ電源 回路を形成するトランス、4、5及び6はスイッチング 用のFET (電界効果トランジスタ)、7、8及び9は 前記各FET(4、5、6)のスイッチング動作を制御 する制御部である。なお、上記各トランス4、5、6の FET側が1次側回路、直流電圧 (Vcc1、Vcc2、Vcc3) 側が2次側回路である。また、各制御部8、9は図3の 場合と異なり、制御部7と同様に独自にスイッチング制 御を開始するようにする。

【0011】各トランス(1、2、3)の2次側からは 所定周波数の交流電圧が出力し、同交流電圧をそれぞれ ダイオードD1、D2又はD3で整流し、コンデンサC1、C2又 はC3で平滑し、所定電圧の直流電圧Vcc1、Vcc2、Vcc3を 得る。また、直流電圧Vcc1、Vcc2の出力ラインと接地間 には図示のように検出回路10、11が設けられ、Vcc1、Vc c2の電圧立ち上がりを検出している。これら検出回路1 0、11は図示のように抵抗 (R1、R2等) とツエナーダイ オード (D4等) の直列回路からなり、所定の電圧まで立 ち上がったときに検出電圧として出力する。この検出電 圧は抵抗R2又は同R4の両端電圧であり、その発生タイミ ングは主にツエナーダイオードD4又は同D5のツエナー電 圧で設定する。または、図示しないが、抵抗R2及び抵抗 R4それぞれと並列にコンデンサを設け、同コンデンサと 抵抗R2(又は抵抗R4)との時定数を上記ツエナー電圧と 併せ発生タイミング設定の要素としてもよい。また、12 は直流電圧Vcc2の出力をオンオフするオンオフ回路であ 50 り、前記検出回路10よりの検出電圧でオンする。

【0012】また、13は直流電圧Vcc3の出力をオンオフ するオンオフ回路であり、前記検出回路11よりの検出電 圧でオンする。上記オンオフ回路の構成例を図2(a) ~ (f) に示す。なお、同図は検出回路10によるオンオ フ回路12について描いたものであるが、オンオフ回路12 についても同構成である。同図(a)はリレーであり、 検出電圧による電流でリレーのSW(スイッチ)オンす る。また、同図(b)はサイリスタであり、検出電圧で 10 ゲート(G)オンし、アノード(A)とカソード(K) 間をオン状態にする。また、同図(c)はトライアック であり、検出電圧でゲート(G)オンし、アノード (A) とカソード(K) 間をオン状態にする。また、同 図(d)はトランジスタ(NPN形)であり、ベース (B) に印加する検出電圧でコレクタ (C) とエミッタ (E) 間をオン状態にする。また、同図 (e) はFET (MOS形等) であり、ゲート(G) に印加する検出電 圧でドレイン(D)とソース(S)間をオン状態にす

【0013】また、同図(f)はIGBT(絶縁ゲート 形バイポーラトランジスタ)であり、ゲート(G)に印 加する検出電圧でコレクタ(C)とエミッタ(E)間を オン状態にする。上記構成により、最初に直流電圧Vcc1 が立ち上がって負荷に対し出力される一方、その立ち上 がりが検出回路10で検出され、その検出電圧でオンオフ 回路12がオンし、これにより直流電圧Vcc2が負荷に対し 出力されることとなる。また、上記オンオフ回路12のオ ンによる上記直流電圧Vcc2の出力が検出回路11で検出さ れ、その検出電圧でオンオフ回路13がオンし、これによ り直流電圧Vcc3が負荷に対し出力されることとなる。こ れにより、Vcc1→Vcc2→Vcc3の順番で直流電圧が立ち上 がり、負荷に対し出力されることとなる。なお、以上説 明の図1は直流電圧をVcc1、Vcc2及びVcc3の3系統とし たものであるが、4系統以上の構成であっても順番に直 流電圧を立ち上げることができることは容易に理解でき る。

## [0014]

【発明の効果】以上説明したように本発明によれば以下のような効果を奏する。即ち、スイッチングレギュレー タ方式の電源回路のように、1次側回路と2次側回路とからなり、また、負荷回路の構成により複数種類の直流電圧を必要とし、かつ、これら複数種類の直流電圧が順番に立ち上がることが必要とされる電源回路において、従来、上記複数種類の直流電圧の立ち上げの制御を1次側回路と2次側回路との双方にまたがる複雑な構成としていたのに対し、本発明では2次側回路側のみで処理可能な構成となり、回路構成が簡素化されることとなる。また、図1の電源回路を電源オフした場合、コンデンサC1、C2、C3にはチャージ電圧が残存するが、例えばPD P (プラズマディスプレイパネル) 駆動用の直流電源の

5


ように、負荷によっては電源オフ後には直ちに直流電圧の供給を断って欲しい場合がある。そのため従来においては、上記コンデンサに残存しているチャージ電圧を強制放電させる放電回路を設けておき、電源オフと連動してこの放電回路をオンし、強制的に放電させるようにしていた。しかし、本発明においては電源オフによりオンオフ回路が開き、負荷への電圧供給が直ちに停止するので上記のような放電回路が不要となり、回路が簡素化されることとなる。

# 【図面の簡単な説明】

【図1】本発明による電源回路の一実施例を示す要部回 路図である。

【図2】図1におけるオンオフ回路の構成例を示す図である。

【図1】



【図3】従来の電源回路の一例を示す要部回路図である。

# 【符号の説明】

1、2、3、11、12、13 トランス

4, 5, 6, 14, 15, 16 FET

7、8、9、17、18、19 制御部

10、11、20、21 検出回路

12、13 オンオフ回路

R1、R2、R3、R4、R11 、R12 、R13 、R14 抵抗


10 D1、D2、D3、D11 、D12 、D13 ダイオード

D4、D5、D14 、D15 ツエナーダイオード

C1、C2、C3、C11 、C12 、C13 コンデンサ

22、23 フォトカプラ

【図2】



【図3】

